已知AB的波形,作为与门和与非门的输入端,分别试画出输出波形。
<img src='https://img2.soutiyun.com/ask/2020-12-01/975686642284813.jpg' />
时间:2024-04-19 16:06:59
相似题目
-
若图2所示电路的输入端加上幅值为10V的正弦波电压,试画出输出端电压u0的波形。设稳压管D1和D2的稳压值均为6V。https://assets.asklib.com/images/image2/2018072010034222899.jpg
-
集成门电路使用中,对于与非门及与门,多余输出端应接低电平,对于或非门及或门,多余输入端应接高电平。
A . 正确
B . 错误
-
一个三位二进制数码由高位至低位分别送至电路的三个输入端,要求三位数码中有奇数个1时,电路输出为1,否则为0。试画出逻辑图。
-
CMOS电路的多余输入端绝对不能悬空,对于与非和与门的多余输入端应接到()或()电平
-
已知输入波形,试画出输出波形。1601e9d4908b32959e53262e5c36ce1e.png
-
已知匹配滤波器的输入信号g(t)如下图(a)、(b)、(c),分别画出它们的冲激响应波形g(Tb-t)。
已知匹配滤波器的输入信号g(t)如下图(a)、(b)、(c),分别画出它们的冲激响应波形g(T<sub>b</sub>-t)。
<img src='https://img2.soutiyun.com/ask/5439001-5442000/d814ebabf252dd2276f412ba1392e59f.jpg' />
-
已知下降沿有效的边沿JK触发器CP、J、K及异步置1端 、异步置0端的波形如图10.3所示,试画出Q的波形
已知下降沿有效的边沿JK触发器CP、J、K及异步置1端<img src='https://img2.soutiyun.com/ask/2021-02-25/983103342552693.png' />、异步置0端<img src='https://img2.soutiyun.com/ask/2021-02-25/983103351825223.png' />的波形如图10.3所示,试画出Q的波形(设Q的初态为0).
<img src='https://img2.soutiyun.com/ask/2021-02-25/983103366559066.png' />
-
已知D、R<sub>D</sub>波形如图,试画出Q<sub>1</sub>,Q<sub>2</sub>波形。
<img src='https://img2.soutiyun.com/ask/2020-12-01/975691593854026.jpg' />
-
在教材例11.1.1中,若将反相输入端接“地”,即u_=0V,而在同相输人端输入正弦电压ui=u+=5sinwtmV。试画出uo的波形。
-
使用与门、或]和非门,或者与门、或门和非门]的组合实现如下的逻辑函数式。(1) Y1=AB+B—C (2) Y2= A(C—+B) (3) Y3=ABC———+B(EF+G—)
-
图11-16中,与非门与基本RS触发器相连,已知A、B与R的波形如图11-16(b)所示,画出输出Q的波形。
图11-16中,与非门与基本RS触发器相连,已知A、B与R的波形如图11-16(b)所示,画出输出Q的波形。
<img src='https://img2.soutiyun.com/ask/2020-07-08/963074764836256.png' />
-
如图6. 17(a)(教材图6.08(a))所示电路,输人u1波形分别如图6.10(b)、(c)所示,试画出u0波形图。
如图6. 17(a)(教材图6.08(a))所示电路,输人u1波形分别如图6.10(b)、(c)所示,试画出u0波形图。
<img src='https://img2.soutiyun.com/ask/2020-07-13/963480459412622.png' />
<img src='https://img2.soutiyun.com/ask/2020-07-13/963480470227241.png' />
<img src='https://img2.soutiyun.com/ask/2020-07-13/963480480897851.png' />
-
若反相输出的施密特触发器的输入信号波形如图所示,试画出输出信号的波形。施密特触发器的转换电平UT+、UT-已
若反相输出的施密特触发器的输入信号波形如图所示,试画出输出信号的波形。施密特触发器的转换电平U<sub>T+</sub>、U<sub>T-</sub>已在输入信号波形图上标出。
<img src='https://img2.soutiyun.com/ask/uploadfile/5478001-5481000/2a67030dbd2be38455b44ec3fb1c3ed9.png' />
-
与非门电路如图所示。A为控制端,B为信号输入端,输入信号为一串矩形脉冲,当6个脉冲过后,与非门就关闭,问控制端A的信号应如何连接?并画出用与、或、或非门代替与非门作门控电路时的波形图。
<img src='https://img2.soutiyun.com/ask/5517001-5520000/b174e9edc45daca9788be941a79e6c06.jpg' />
-
当主从型 JK触发器的C.J,K端分别加上如图21.33所示的波形时,试画出Q端的输出波形。
<img src='https://img2.soutiyun.com/ask/2020-10-09/97110146748717.jpg' />
-
在图5.17.1所示的主从结构JK触发器中,已知CLK和输入信号T的电压波形如图所示,试画出触发器输出端Q和Q&39;的电压波形。设触发器的起始状态为Q=0。
<img src='https://img2.soutiyun.com/ask/uploadfile/5475001-5478000/1fcbe47aa95e01157c9899c6474fddbe.png' />
-
图4. 13(a)(教材图4.10)中,A,B和 的波形为已知,试画出,Q和 的波形图。
图4. 13(a)(教材图4.10)中,A,B和 的波形为已知,试画出<img src='https://img2.soutiyun.com/ask/2020-07-10/96324702962287.png' />,Q和<img src='https://img2.soutiyun.com/ask/2020-07-10/963247044030694.png' />的波形图。
<img src='https://img2.soutiyun.com/ask/2020-07-10/963247061018666.png' /><img src='https://img2.soutiyun.com/ask/2020-07-10/96324707891169.png' />
<img src='https://img2.soutiyun.com/ask/2020-07-10/963247105177192.png' />
-
在图P5.22电路中已知输入信号0的电压波形如图所示,试画出与之对应的输出电压V<sub>0</sub>的波形。初始状态为Q=0。(提示:应考虑触发器和异或门的传输延迟时间。)
<img src='https://img2.soutiyun.com/ask/2020-09-14/968971604757546.png' />
-
本题图中所示为某一瞬时入射波的波形,在固定端全反射。试画出此时刻反射波的波形。
<img src='https://img2.soutiyun.com/ask/2020-11-04/973349293978881.png' />
-
与非门可以山与门和非门串联得到。()
是
否
-
已知输入信号A、B的波形如下图所示,试画出(b)、(c)中两个触发器Q端的输出波形,设触发器初态为0。
已知输入信号A、B的波形如下图所示,试画出(b)、(c)中两个触发器Q端的输出波形,设触发器初态为0。
<img src='https://img2.soutiyun.com/ask/2020-12-24/977677873955978.jpg' />
<img src='https://img2.soutiyun.com/ask/2020-12-24/977677890587929.jpg' />
-
斜率鉴频电路如图NP5-18(a)所示,已知调频波试画出鉴频特性的波形(坐标对齐)。
斜率鉴频电路如图NP5-18(a)所示,已知调频波<img src='https://img2.soutiyun.com/ask/2021-02-26/983186047521614.png' />试画出鉴频特性<img src='https://img2.soutiyun.com/ask/2021-02-26/983186056728141.png' />的波形(坐标对齐)。
<img src='https://img2.soutiyun.com/ask/2021-02-26/983186066078675.png' />
-
已知逻辑函数式为 Y=AB+A'D'+AB'C' 试画出表示Y的卡诺图。
-
6、CMOS集成门电路的多余输入端不能悬空,与门和与非门的多余输入端应将其接至()。
A.地
B.低电平
C.高电平
D.低电平或高电平