-
绘图题:根据图所示的电路及输入波形,画出输出波形。
-
逻辑图和输入A,B的波形如图所示,分析在t
1
时刻输出F为()。
https://assets.asklib.com/images/image2/2017121810425792257.jpg
A . “1”
B . “0”
C . 任意
-
如下图所示,门电路三个输入端为A、B、C,输出端为Q,当输入端状态为()时,输出端Q为“1”。https://assets.asklib.com/psource/2014111209354413595.jpg
A . A、A为“1”
B . B、A、B、C均为“1”
C . C、A、B、C均为“0”
D . D、A、B为“1”,C为“0”
-
如下图所示,门电路三个输入端为A、B、C,输出端为Q,当输入端状态为()时,输出端Q为“0”。https://assets.asklib.com/psource/2014111209373171699.jpg
A . A、A为“1”
B . B、A、B、C均为“1”
C . C、A、B、C均为“0”
D . D、A、B为“1”,C为“0”
-
(2007)晶体管单管放大电路如图a)所示时,其中电阻RB可调,当输入Ui、输出U0的波形如图b)所示,输出波形:()https://assets.asklib.com/psource/2015110414252565858.png
A . 出现了饱和失真,应调大RB
B . 出现了饱和失真,应调小RB
C . 出现了截止失真,应调大RB
D . 出现了截止失真,应调小RB
-
一555定时器电路及输出波形如下图所示。计算脉冲信号在频率。56715a71e4b0e85354a55a65.PNG
-
某组合逻辑电路的输入、输出波形如图1所示。F与A、B的逻辑关系是
-
下图所示为某组合逻辑电路的输入A、B和输出Y的波形,该逻辑电路的逻辑式应为( )。ebe3a10c056aef4f8e7977d79e0fc99f.png
-
电路如下图所示,分析各电路因引入交流负反馈使输入电阻和输出电阻产生的变化是:1)电路(a)的输入电阻_____,输出电阻_____。2)电路(b)的输入电阻_____,输出电阻_____。3)电路(c)的输入电阻_____,输出电阻_____。4)电路(d)的输入电阻_____,输出电阻_____。A.增大 B.减小10f6f55d9419e5f437c5e9f69c9386db.jpg
-
电路的相量模型如下图所示,已知时域电流i=A,则u为( )Va00cefa165609b76a62f9163b9c229fe
-
8、已知某个逻辑门电路输入A、B和输出F的波形如图所示,则该逻辑门为( )。A同或门 B或门 C异或门 D与非门3845872a45ff921af8e067d67da157c8.png
-
已知逻辑门电路的输入信号A,B和输出信号Y的波形如下图所示,则该电路实现( )逻辑功能。<img src='https://img2.soutiyun.com/ask/uploadfile/5439001-5442000/20427dd9b6a929dcd0743e6c9f5e6ec9.png' />
A.与非
B.异或
C.或
D.无法判断
-
QUESTION 418 如下图所示的网络,交换机A输出信息如下,则在交换机A的现MAC地址表中,主机B的C地址对应于哪个接 口()
A.GigabitEthernet0/0/2
B.th-Trunk 1
C.GigabitEthernet0/0/1
D.GigabitEthernet0/0/3
-
逻辑电路和输入信号波形如下图所示,画出各触发器Q端的波形。触发器的初始状态均为0。
<img src='https://img2.soutiyun.com/ask/uploadfile/5517001-5520000/cf5140c2637e7aa97496ca21448a65c3.jpg' />
-
由OC门组成的电路,输入A、B与输出F的波形如图2.4.12所示,写出函数的表达式,并用最少的OC门实现它,画出逻辑电路图。
<img src='https://img2.soutiyun.com/ask/uploadfile/5469001-5472000/728fa2f4a937a6b22cd60a27fad220cf.png' />
-
由理想运放构成的电路如下图所示,已知写出输出电压与输入电压之间的函数关系。
<img src='https://img2.soutiyun.com/ask/uploadfile/5406001-5409000/213596bde08d2d5a645daa1e71e4ac3a.png' />
-
在图20.32所示两个电路中,当控制端存在两种情况时,试求输出Y的波形。输入A和B的波形如图中所示。
在图20.32所示两个电路中,当控制端存在<img src='https://img2.soutiyun.com/latex/latex.action' />两种情况时,试求输出Y的波形。输入A和B的波形如图中所示。
<img src='https://img2.soutiyun.com/ask/uploadfile/5457001-5460000/e4d1d7d441da99856c8b60f88709eed1.png' />
-
七段显示译码电路如下图(a)所示,对应下图(b)所示输入波形,试确定显示器显示的字符序列是什么?
七段显示译码电路如下图(a)所示,对应下图(b)所示输入波形,试确定显示器显示的字符序列是什么?
<img src='https://img2.soutiyun.com/ask/uploadfile/5517001-5520000/5de4593ecb3f40de047a058b0d377383.png' />
-
在图P5.22电路中已知输入信号0的电压波形如图所示,试画出与之对应的输出电压V<sub>0</sub>的波形。初始状态为Q=0。(提示:应考虑触发器和异或门的传输延迟时间。)
<img src='https://img2.soutiyun.com/ask/2020-09-14/968971604757546.png' />
-
试画出图P4.8所示电路中输出端B的波形(触发器起始状态为0).A是输入端,比较A和B的波形,说明此电
试画出图P4.8所示电路中输出端B的波形(触发器起始状态为0).A是输入端,比较A和B的波形,说明此电路的功能.
<img src='https://img2.soutiyun.com/ask/2020-10-12/97136953887336.png' />
-
电路的输入A、B、C和输出X、Y的波形如图10.91(a)所示,列出真值表,写出表达式,化简为最简式,分析其
电路的输入A、B、C和输出X、Y的波形如图10.91(a)所示,列出真值表,写出表达式,化简为最简式,分析其逻辑功能,并分别用基本逻辑门电路、四选一MUX数据选择器(如图10.91(b))和3-8译码器(如图10.91(c))实现此逻辑电路.
<img src='https://img2.soutiyun.com/ask/2021-02-25/983110007893928.png' />
-
已知一个逻辑函数的真值表如下所示,A、B、C是输入,F是输出。试用与非门画出该函数的逻辑图。
<img src='https://img2.soutiyun.com//ask/2021-04-28/988447586482908.jpg' />
-
根据图P2.6(h)所示输入信号A、B的波形,对应画出图P2.6(a)~(g)中所示各电路输出信号的波形。
根据图P2.6(h)所示输入信号A、B的波形,对应画出图P2.6(a)~(g)中所示各电路输出信号的波形。
<img src='https://img2.soutiyun.com/ask/2020-10-14/97154499679362.jpg' />
-
已知输入信号A、B的波形如下图所示,试画出(b)、(c)中两个触发器Q端的输出波形,设触发器初态为0。
已知输入信号A、B的波形如下图所示,试画出(b)、(c)中两个触发器Q端的输出波形,设触发器初态为0。
<img src='https://img2.soutiyun.com/ask/2020-12-24/977677873955978.jpg' />
<img src='https://img2.soutiyun.com/ask/2020-12-24/977677890587929.jpg' />