在以Pentium4为CPU的PC机中，CPU访问主存储器是通过PCI总线进行的。
Pentium处理器采用多少位数据总线？
存储器单元以一个字节为基本单元，所以Pentium对应每8个数据总线引脚有一个奇偶校验信号。
8086正常的存储器读/写总线周期由（）个T状态组成，ALE信号在（）状态内有效，其作用是（）。
在8086最小方式的总线读时序图中，在T2时钟周期时，AD0-ADl5，总线上有一个（）。
Pentium处理器，最大可从外部数据总线上一次获得（）数据，因而也决定了与它连接的内存储器的位数。
现在的PENTIUM4处理器使用的系统总线位宽是（）
速度为2.66GHz的Pentium 4处理器其前端总线的频率是（）。
Pentium微处理器的总线周期主要分为哪几类？
执行外部总线周期，负责存储器与I/O端口传送数据的是（）
用于连接Pentium III处理器的主板应至少提供的前端总线频率为（）。
计算机执行程序时，在一个指令周期的过程中，为了能够从内存中读指令操作码，首先是将（）的内容送到地址总线上。
Pentium微处理器的突发式存储器读/写总线周期包含几个CPU时钟周期？
Pentium微处理执行“代码读”周期时 （即DATA/ )和W/ 的状态是A．0和0B．0和1C．1和0D．1和1
下面是关于对目前流行的基于Pentium IV的PC机中的处理器总线、存储器总线和 PCI总线的数据传输率进行比较的叙述：
Pentium的突发式存储周期中，包括了【 】个时钟周期。
设有一个四体低位交叉的存储器，每个体的容量为256K×64位，存取周期为200 ns。则数据总线的宽度为________位，总线传送周期的最大值是________ns。CPU连续读4个字所需的最多时间是________ns。
Pentium微处理器进行存储器读操作时，在时钟周期T1期间，完成下列操作（)。A．W/R信号变为高电平B．
Pentium微理器进行存储器读操作时，在时钟周期了1期间，完成下列操作（)。A．W/R信号变为高电平B．
Pentium微处理器两种典型存储器操作时序为非流水线存储器周期与【 】周期。
基本总线周期划分为T1、T2、T3和T4四个状态的CPU，当它执行一个正常的存储器读总线周期时，系统规定：读命令在T2开始时产生，T4开始时结束，则访问存储器地址信号的发生应在()状态。
执行外部总线周期，负责存储器与I／O端口传送数据的是（)。
9、CPU执行OUT指令时进入的总线周期是I/O端口读周期。
8、假定CPU通过存储器总线读取数据的过程为：发送地址和读命令需1个时钟周期，存储器准备一个数据需8个时钟周期，总线上每传送1个数据需1个时钟周期。若主存和cache之间交换的主存块大小为64B，存取宽度和总线宽度都为4B，则cache的一次缺失损失至少为多少个时钟周期？
