在DLX的指令格式中，I类型的指令格式中，除6位操作码外，还包括6位（）和（）以及16位的（）。
为了大幅度提高处理器的速度，当前处理器中采用了指令并行处理技术，如超级标量（Superscalar），它是指（1）。流水线组织是实现指令并行的基本技术，影响流水线连续流动的因素除数据相关性、转移相关性外，还有（2）和（3）；另外，要发挥流水线的效率，还必须重点改进（4）。在RISC设计中，对转移相关性一般采用（5）方法解决。空白（1）处应选择（）
基本DLX流水线中，IF段操作可表示为：IF/ID.IR←（）；IF/ID.NPC，PC←（ifEX/MEM.cond{（）}else{}）；
为了大幅度提高处理器的速度，当前处理器中采用了指令并行处理技术，如超级标量（Superscalar），它是指（1）。流水线组织是实现指令并行的基本技术，影响流水线连续流动的因素除数据相关性、转移相关性外，还有（2）和（3）；另外，要发挥流水线的效率，还必须重点改进（4）。在RISC设计中，对转移相关性一般采用（5）方法解决。空白（2）处应选择（）
指令流水线右取指（IF） 、译码（ID）、执行 （EX） 、访存（MEM）、写回寄存器堆（WB）五个过程段，共有20条指令连续输入此流水线。 （1）画出流水处理的时空图，假设时钟周期为100ns。 （2）求流水线的实际吞吐率（单位时间里执行完毕的指令数）。
在基本DLX流水线基础上，避免控制相关的方法有哪些？
在DLX指令实现的简单数据通路中，在ID周期中，指令的（）操作和（）操作是并行进行的。
基本DLX流水线中四个多路选择器的控制端由哪些信息决定？
为了大幅度提高处理器的速度，当前处理器中采用了指令并行处理技术，如超级标量（Superscalar），它是指（1）。流水线组织是实现指令并行的基本技术，影响流水线连续流动的因素除数据相关性、转移相关性外，还有（2）和（3）；另外，要发挥流水线的效率，还必须重点改进（4）。在RISC设计中，对转移相关性一般采用（5）方法解决。空白（3）处应选择（）
为了大幅度提高处理器的速度，当前处理器中采用了指令并行处理技术，如超级标量（Superscalar），它是指（1）。流水线组织是实现指令并行的基本技术，影响流水线连续流动的因素除数据相关性、转移相关性外，还有（2）和（3）；另外，要发挥流水线的效率，还必须重点改进（4）。在RISC设计中，对转移相关性一般采用（5）方法解决。空白（4）处应选择（）
基本DLX流水线中，IF与Mem两个阶段都要访问存储器，怎样避免访存冲突？
DLX流水线中，所有数据相关都可以通过定向技术解决。
在DLX基本流水线中可采用哪些静态方法降低分支损失？
基本DLX流水线中，ALU指令在MEM段的处理动作可表示为：MEM/WB.ALUOutput←（）；
基本DLX流水线中，假设分支指令需要4个时钟周期，其它指令需要5个时钟周期，分支指令占总指令数的12%，问CPI=（），若把ALU指令的写回提前到MEM段，ALU指令占总指令数的44%，则PI=（）。
在DLX流水线中，可以在ID段检测所有数据相关。
在DLX指令实现的简单数据通路中，在WB周期中，有两大类指令执行操作（）和（）指令。
基本DLX流水线中，load/store指令在EX段的处理动作可表示为：EX/MEM.ALUOutput←（）+（）；
某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别是 90ns 、 80ns 、 70ns 和 60ns ，则该计算机的 CPU 时钟周期至少是 。
在基本的DLX流水线数据通路中，一共有四个多路选择器。（)
基本DLX流水线中，Load指令在MEM段的处理动作可表示为（）←Mem[EX/MEM.ALUOutput]；
在基本的DLX流水线数据通路中，一共有三个多路选择器。（)
6、某计算机的指令流水线由4个功能段组成，指令流经各个功能段的时间（忽略各功能段之间的缓存时间）分别为85ns、80ns、70ns和60ns，则该计算机的CPU机器周期至少是（）。
