下面哪一个可以用作VHDL中的合法的实体名()。

A . OR B . VARIABLE C . SIGNAL D . OUT1

时间:2022-11-07 08:22:24 所属题库:EDA技术题库

相似题目