I/O数据缓冲器主要用于协调CPU与外设在速度上的差异。
为了匹配外设与CPU之间的速度，为了减少中断次数及CPU中断处理时间，同时也为了解决DMA或通道方式的瓶颈问题，在设备管理中引入了（）。
在高频实用电路中，不同的通信系统中，各级电路采用的匹配阻抗是不同的，其中适合低频、远距离的是75Ω。
在高频实用电路中，不同的通信系统中，各级电路采用的匹配阻抗是不同的，其中适合高频段使用的是（）。
微型计算机配置高速缓冲存储器是为了解决CPU和内存储器之间速度不匹配问题。
由于外设和CPU速度不一致，通常在I/O接口电路中选用一个器件完成数据传送功能，该器件是（）。
在高频实用电路中，不同的通信系统中，各级电路采用的匹配阻抗是不同的，其中适合高电压传输的是（）。
为解决主机与外围设备操作速度不匹配的问题，Windows采用了()
在高频实用电路中，不同的通信系统中，各级电路采用的匹配阻抗是不同的，其中适合大功率传输的是（）。
当CPU与低速外设之间进行信息时，为避免等待外设准备好的状态而造成CPU的时间浪费，在计算机中普遍采用了（）。
为解决CPU和内存之间的速度匹配问题，通常采用的办法是在CPU和内存之间增设一个（）。
在放大电路中，为实现阻抗匹配通常采用（）进行阻抗变换。
在高频实用电路中，不同的通信系统中，各级电路采用的匹配阻抗是不同的，其中适合低频、远距离的是（）。
在解决计算机主机与打印机之间速度不匹配问题时，通常设置一个打印数据缓冲区，主机将要输出的数据依次写入该缓冲区，打印机则从该缓冲区中取出数据打印。该缓冲区应该是一个（ ）结构。
为解决计算机主机与打印机间速度不匹配问题，通常设一个打印数据缓冲区。主机将要输出的数据依次写入该缓冲区，而打印机则依次从该缓冲区中取出数据。该缓冲区的逻辑结构应该是________。
【单选题】为解决计算机主机与打印机间速度不匹配问题，通常设一个打印数据缓冲区。主机将要输出的数据依次写入该缓冲区，而打印机则依次从该缓冲区中取出数据。该缓冲区的逻辑结构应该是（）。
为解决计算机主机与打印机之间速度不匹配问题，通常设置一个打印数据缓冲区，主机将要输出的数据依次写入该缓冲区，而打印机则依次从该缓冲区中读取数据。该缓冲区的逻辑结构是（）。
在解决计算机主机和打印机之间速度不匹配问题时通常设置一个打印数据缓冲区，主机将要输出的数据依次写入该缓冲区，而打印机将要输出的数据依次写入该缓冲区，而打印机则从该缓冲区中取走数据打印。该缓冲区应该是一个（ ）结构。
为解决cpu和内存之间的速度匹配问题，通常采用的办法是在cpu和内存之间增设一个（)。
计算机系统中的硬件系统包括主机和外设。主机有时也包括了计算机网络设备。（）
在操作系统中采用多道设计方式能提高CPU和外设的利用率。一般来说，为实现多道设计，计算机需要采用有更大的内存的操作系统负责管理计算机系统的________。
9、在解决计算机主机和打印机之间速度不匹配问题时，通常设置一个打印数据缓冲区，主机将要输出的数据依次写入该缓冲区，而打印机则从该缓冲区中取走数据打印。该缓冲区应该是一个
3、在解决计算机主机与打印机之间速度不匹配问题时通常设置一个打印数据缓冲区，主机将要输出的数据依次写入该缓冲区，而打印机则依次从该缓冲区中取出数据打印，该缓冲区应是一个（）结构。
