VerilogHDL的端口声明语句中,声明端口为输入端口的关键字是()。

A.input B.INPUT C.OUTPUT D.output

时间:2024-05-12 11:21:28

相似题目