8086/8088CPU在总线周期的T1时刻，用A19/S6～A16/S3输出（）位地址信息的最高（）位，而在其他时钟周期，则输出（）信息。
在8086/8088 CPU中，一个最基本的总线读写周期由（）时钟周期（T状态）组成。
8086/8088微处理器的一个典型总线周期需要（）个T状态。
在8086读总线周期中，进入T3后发现READY＝0，需要插入等待状态，则在插入等待状态时其引脚的高地址A19～A16（）。
在8088/8086的读写存储周期中，采样READY信号线的作用是什么？
8086CPU读数据操作在总线周期的（）时刻.
在8086中，一个最基本的总线周期由（）个时钟周期组成，如果8086的主频为5MHz，则总线周期为（）。
8086的写总线周期在T4状态（）
8086的写总线周期在T2状态（）
在8086/8088CPU中，每个总线周期通常由什么状态组成？但在存储器或I/O端口工作速度低的情况下，CPU自动插入什么状态？
8086 CPU在（）时刻采样READY信号决定是否插入等待周期。
以下8086CPU的引脚中属于输入信号的的是：（）
Intel8086/8088CPU中，决定是否需要在T3周期后插入TW周期是根据什么来决定的？
8086在存储器读写时，遇到READY无效后可以插入（）
当控制线READY=0时，应在（）之间插入等待周期Tw
8086/8088微处理器的一个总线周期在（）之后插入。
设8086/8088CPU时钟为5MHz，在访问外设时若在插入2个等待状态后，READY才有效，则该总线周期需要的时间为（）。
以下8086CPU的引脚中属于输出信号的的是：（）
8086/8088与外设进行数据交换时，经常会在（)状态后进入等待周期。A．T1B．T2C．T3D．T4
在异步工作方式时，当存储器的读出时间大于CPU所要求的时间时，为了保证CPU与存储器时序的正确配合，就要利用【 】信号，使CPU插入一个等待周期TW状态。
31、在总线时序中，对于快速存储器的总线访问，使用统一的时钟进行传输控制，且不需要插入等待周期，该类总线属于（）。
当访问存储器或外设时，存储器或外设不能及时配合CPU传输数据时，存储器或外设通过“READY”信号在T3之前向CPU发出一个“数据未准备好”信号，CPU会在T3之前插入一个或多个等待时间周期。当存储器或外设准备好数据，通过“READY”发“准备好”信号，CPU接受此信号后，会自动脱离 TW状态进入T4状态。因此，插入多少个TW由“READY”信号决定。
在8086CPU中，一个最基本的总线周期由4个时钟周期（T状态）组成，在T1状态，CPU在总线发出信息（）
10、8086发现READY引脚变为0时，它将在当前总线周期中插入（）周期。
