在“Cache-主存”层次中，cache写失效时采用的两种调块策略有（）和（）。
写回法Cache中不必使用写缓冲。
存储系统创建LUN时的Cache写策略，哪种可靠性最好（）。
在对Cache写操作时，以下不属于全写法更新策略的优点是（）。
写操作流水化会减小cache的命中时间。
对于Cache的两种写策略，执行“写”操作时，只写入Cache，仅当Cache中相应的块被替换时，才写回主存，称为（）。执行“写”操作时，不仅写入Cache，而且也写入下一级存储器，称为（）。
采用LRU替换的Cache存储器，分配给程序的Cache容量一定时，块的大小增大，Cache的命中率将先上升，到一定时候又会逐渐降低。
设某流水线计算机主存的读/写时间为100ns，有一个指令和数据合一的cache，已知该cache的读/写时间为10ns，取指令的命中率为98%，取数的命中率为95%。在执行某类程序时，约有1/5指令需要存/取一个操作数。假设指令流水线在任何时候都不阻塞，则设置cache后，每条指令的平均访存时间约为（）
在Cache实现的两种写策略中，（）的速度快，“写”操作能以Cache存储器速度进行，访存次数少；采用（）总能保持Cache和主存内容的一致。
Cache中的写缓冲器导致对存储器访问的复杂化，在处理读失效时，针对这个问题的解决方法是什么？
当发生写失效时，是否调入相应的块到Cache中，有两种不同的选择；写回法Cache一般采用（），而写直达法一般采用（）。
Cache（高速缓冲存储器）用于存放主存数据的部分拷贝，主存单元地址与Cache单元地址之间的转换工作由（）完成。
组相联映像、LRU替换的Cache存储器，不影响Cache命中率的是（）。
在对Cache写操作时，采用全写法更新策略的优点是（）。
Pentium微处理器执行突发式存储器读总线周期时，Cache（Cache Enable)和W/R信号的状态应该是______
Oceanstor V3的控制框都有BBU模块，能够在出现突然断电的情况下，可持续为控制框供电，确保存储系统将Cache中的数据写入保险箱盘，避免数据丢失。（)
PC机中CPU执行MOV指令从存储器读取数据时，数据搜索的顺序是（)。A．从L1 cache开始，然后依次为L2
常用的虚拟存储寻址系统由（)两级存储器组成。A．Cache--CacheB．Cache--主存C．Cache—外存D．主存—
虚拟存储器由两级存储器组成，它们是（)。A．主存-辅存B．Cache-主存C．Cache-辅存D．通用寄存器-辅存
假定主存地址位数为32位，按字节编址，主存和cache之间采用直接映射方式，主存块大小为1个字，每字32位，写操作时采用回写（write back)方式，则能存放32K字数据的cache的总容量至少应有（）位？
7、Cache实验中如果trace存储器中是顺序访问序列时，自动测试模块命中率是多少？
综合应用:假定某计算机的 CPU 主频为 80MHz , CPI 为 4 ,平均每条指令访存 1.5 次,主存与 Cache 之间交换的块大小为 16B , Cache 的命中率为 99% ,存储器总线宽带为 32 位。请回答下列问题。 1 ) 该计算机的 MIPS 数是多少？平均每秒 Cache 缺失的次数是多少？在不考虑 DMA 传送的情况下,主存带宽至少达到多少才能满足 CPU 的访存要求？ 2 ) 假定在 Cache 缺失的情况下访问主存时,存在 0.0005% 的缺页率,则 CPU 平均每秒产生多少次缺页异常？若页面大小为 4KB ,每次缺页都需要访问磁盘,访问磁盘时 DMA 传送采用周期挪用方式,磁盘 I/O 接口的数据缓冲寄存器为 32 位,则磁盘 I/O 接口平均每秒发出的 DMA 请求次数至少是多少？ 3 ) CPU 和 DMA 控制器同时要求使用存储器总线时, 哪个优先级更高？ 为什么？ 4 ) 为了提高性能, 主存采用 4 体低位交叉存储模式, 工作时每 1/4 个存储周期启动一个体。若每个体的存储周期为 50ns ,则该主存能提供的最大带宽是多少？
16、有一主存-cache层次的存储器，主存容量为1MB，cache容量为16KB，每字块有8个字，每字32位。采用直接地址映射方式，若主存地址为35301H，且CPU访问cache命中，则在cache的第_______字块中。（cache的起始字块为第0字块）
3、在MSI协议中，如果一个处理器发生写缺失，导致本地Cache替换操作，则只需把该Cache行标记为M
