一异步三位二进制加法计数器，当第4个CP脉冲过后，计数器状态变为（）。
在异步二进制计数器中，从0开始计数，当十进制数为60时，需要触发器的个数为（）个。
预置式十进制减法计数器，预置初始值为1001，当输入第六个计数脉冲后，其输出状态为（）
三位二进制异步加法计数器，第4个CP脉冲后，计数器状态为（）
8421BCD码的二―十进制计数器状态是（）时，再输入一个计数脉冲，计数状态为0000，然后向高位发进位信号。
实现十进制数加法计数需用（）个触发器。
用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。
74LS190只能进行十进制加法计数。
用反馈复位法来改变由8位十进制加法计数器的模值，可以实现（）模值范围的计数器。
若4位同步二进制加法计数器当前的状态是0111，下一个输入时钟脉冲后，其内容为（）。
一异步三位二进制加法计数器，当第8个CP脉冲过后，计数器状态变为（）。
一个计数器的状态变化为：000 001 010 011 100 000，则该计数器是（ ）进制加法计数器。
二进制加法计数器从0计数到十进制24时，需要5个触发器构成，有7个无效状态。
下图中74HC138为三线-八线译码器，74HC161为十六进制计数器，74HC153为4选1数据选择器。当MN为01时，计数器74HC161输出构成的是十五进制的计数器
十二进制加法计数器需要（ ）个触发器构成。
四位二进制加法计数器的进位信号产生在“1111“状态变为0000状态时。
实验中实现十二进制计数器，采用的异步清零的方法，当出现00010010的状态时，就产生一个异步清零信号将两块74HC160清零，从而实现0~11共12个状态的十二进制计数器。()此题为判断题(对，错)。
试用两片4位二进制同步加法计数器CT74161及少量门电路构成100进制计数器.
用74LS169中规模计数器构成可逆十进制计数器。加计数时，状态由0000递增到1001；减计数时，状态由1001递减到0000。外加的加/减控制信号为P，P=1时作加法，P=0时作减法。用一片74LS169和少量与非门完成这个设计，画出逻辑图。
使用1片74LS169计数器和1个3输入或门构成十进制加法计数器。4个预置值输入端都不和输出端直接相连。问改变这个或门跟输出端的连接以及DCBA预置值，共有几种方式可构成十进制加计数器？画出各自的连接图，并写出相应的状态转移关系。
试用同步十进制加法计数器74LS160设计一个四十八进制计数器.74LS160的功能表如表6-4.
由4个触发器组成的4位二进制加法计数器共有（）个有效计数状态，其最大计数值为（）。
设集成十进制加法计数器的初态为Q4Q3Q2Q1＝1001，则经过5个CP脉冲以后计数器的状态为（）
一个3位二进制加法计数器其初始状态为000，输入第4个脉冲后，其状态为111。
