一异步三位二进制加法计数器，当第4个CP脉冲过后，计数器状态变为（）。
根据异步二进制加法计数器的触发规律，每输入（）个脉冲，第二位输出一个进位脉冲。
在异步二进制计数器中，从0开始计数，当十进制数为60时，需要触发器的个数为（）个。
三位二进制异步加法计数器，第4个CP脉冲后，计数器状态为（）
将T＇触发器一级一级地串联起来，就可以组成一个异步二进制加法计数器。
将Tˊ触发器一级一级地串联起来，就可以组成一个异步二进制加法计数器。
实现十进制数加法计数需用（）个触发器。
用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。
对于下降沿触发的异步二进制加法计数器，高位触发器的（）端应与低位的Q端相连。
用反馈复位法来改变由8位十进制加法计数器的模值，可以实现（）模值范围的计数器。
用反馈复位法来改变由8位二进制加法计数器的模值，可以实现（）模值范围的计数器。
一异步三位二进制加法计数器，当第8个CP脉冲过后，计数器状态变为（）。
在十进制加法计数器中，当计数器状态为0101时，则表示十进制数的（）。
二进制加法计数器从0计数到十进制24时，需要5个触发器构成，有7个无效状态。
二进制数加法运算的基本特点是“逢二进一”，即0+0=0，0+1=1，1+0=1，1+1=0并进位。运用这一基本法则和十进制运算的类似规律，得出二进制数加法运算1001+101的结果为（ ）。
用反馈复位法来改变由8位二进制加法计数器的模值，可以实现( )模值范围的计数器。
十进制的加法运算法则是“逢十进一”:顾名思义，就是所在的数位上的数相加，若等于或者大于10，则向左边进一位。计算机中使用的二进制的加法运算法则与十进制类似，是“逢二进一”，其他的和十进制加法一样。那么，两个二进制数11和1相加的结果为（）
属于二进制数运算的加法法则的是（)。（1)0+1=1;（2)0+1=10;（3)1+0=1;（4)1+0=10;（5)1+1=0（进1);（6)1
用74LS169中规模计数器构成可逆十进制计数器。加计数时，状态由0000递增到1001；减计数时，状态由1001递减到0000。外加的加/减控制信号为P，P=1时作加法，P=0时作减法。用一片74LS169和少量与非门完成这个设计，画出逻辑图。
利用N进制计数器构成M（N＞M）进制计数器，异步置0法用于产生或置0信号的状态是（）。
试用4个负边沿触发的JK触发器构成一个异步二进制加法计数器，要求画出逻辑图和输出波形。
用异步清零端和一个与非门（见图10.79),用反馈归零法将4位二进制加法计数器接成13进制计数器,请
2、当计数序列为0000-1010的十一进制计数器计到最大时，QCC会有进位脉冲吗？
2、考虑到触发器的触发特性，用 构成异步二进制加法计数器应最简单。
