一个逻辑门电路，当输入全部为1时输出端为0，其他条件下输出端均为1，此门电路为与非门。（）
如图，块的“或”操作就是将梯形图中以LD起始的电路块和另外以LD起始的电路块并联起来。当输入点I0.1与输入点I0.2的状态都为“1”时，输出Q0.0为（）。https://assets.asklib.com/images/image2/2018072009131139444.jpg
当74LS94的控制信号为11时，该集成移位寄存器处于（）状态。
当74LS94的控制信号为01时，该集成移位寄存器处于（）状态。
当74LS94的Q0经非门的输出与SL相连时，电路实现的功能为（）
当集成译码器74LS138的3个使能端都满足要求时，其输出端为（）有效。
非门电路中，当输入为低电位时，输出为（）电位。
某8088最大模式系统中，需扩展8255A四片，指定各芯片的地址范围分别是90~93H、94~97H、98~9BH、9C~9FH，采用74LS译码器，试设计接口地址译码电路。
当74LS94的SL与Q0相连时，电路实现的功能为（）。
对接口电路74LS373要求对输入的数据直接输出，这时其控制端11和1的状态为（）。
74LS00集成块为两块四输入与非门
74LS160为十进制计数器，其置数端为同步置数，清零端为异步清零，则下图所示电路，是 进制计数器。若将图中与非门G的输出改接至Cr端，而令LD=1，电路变为 进制。2bbf0497db5c768b69a5cf1a8021923d.png
当2 LS94 的Q0 经非门的输出与SL相连时,电路实现的功能为( )。
当74LS373使能端G为_________，输出允许端OE为_________时，则输出Q=D。
当74LS94的SL和Q0相连时，电路实现的功能为（）
用74LS138设计3人表决电路。当2人或者2人以上同意时，才可通过。
74LS20作为非门用时，多余输入端（）。
2、本次实验，我们用到3种与非门芯片，分别是74LS00, 74LS10和74LS20。其中（）是四输入与非门，（）是三输入与非门。
图P3.20电路中的门电路G<sub>0</sub>~G<sub>n</sub>均为74LS02或非门，它们的输入、输出电气参数与表3.4.1给出的74LS00的参数相同。在保证G<sub>0</sub>输出电平满足V<sub>OH</sub>≥3.4V、V<sub>OL</sub>≤0.5V的情况下，试求G<sub>0</sub>最多能驱动多少个同样的门电路。
2、设计一个4位自然二进制码（ABCD）判奇电路，当输入ABCD中1的个数为奇数时，输出为1，否则为0。用数据选择器74LS151实现电路功能。
当74LS148的输入端—按顺序输入11011101时，输出—为（）。
1、当74LS161工作在计数状态时，以CLK为输入、以QD为输出，实现的是：（）
当集成移位寄存器74LS94的Q3经非门的输出与S，相连时，电路实现的功能为（）。
当741S94的Q0。经非门的输出与S1相连时，电路实现的功能为（）。
