时序逻辑电路的置数端有效，则电路为（）状态。
集成二--十进制计数器74LS90是（）计数器。
两片集成计数器74LS192，最多可构成（）进制计数器。
74LS190只能进行十进制加法计数。
利用一个74LS90可以构成一个十二进制的计数器。
用74LS161构成120进制的计数器，需要（ ）片能够实现。
1、74LS90里面有两个独立的计数器，一个是（ ）进制计数器，其时钟脉冲端为CP0，状态输出端为（ ）；另一个是（ ）进制计数器，其时钟脉冲端为（ ），状态输出端为Q3 Q2Q1。
集成计数器的清零方式可分为 和 ；置数方式可分为 和 。
实验中实现十二进制计数器，采用的异步清零的方法，当出现00010010的状态时，就产生一个异步清零信号将两块74HC160清零，从而实现0~11共12个状态的十二进制计数器。()此题为判断题(对，错)。
一片集成二–十进制计数器74LS90可构成进制计数器（）
74LS74是否可以构成2位2进制加计数器,输出Q2Q1为00-01-10-11？（)A.可以
图P11.5所示电路是用CB7520和同步十六进制计数器74LS161组成的波形发生器电路.已知CB7520的,试
用74LS169中规模计数器构成可逆十进制计数器。加计数时，状态由0000递增到1001；减计数时，状态由1001递减到0000。外加的加/减控制信号为P，P=1时作加法，P=0时作减法。用一片74LS169和少量与非门完成这个设计，画出逻辑图。
【单选题】用74LS90构成十进制计数器，有（）种连接方式。
【计算题】31、用74LS161设计一个十进制计数器，要求分别用反馈清零法和反馈置数法实现，采用反馈置数法时，数据端的数据为0110。
试用同步十进制加法计数器74LS160设计一个四十八进制计数器.74LS160的功能表如表6-4.
1、两片74LS161计数器级联后最大可组成（）进制计数器
2、74LS192双时钟同步计数器（十进制），其中CO 是进位输出、BO是借位输出。
74LS194可构成（）进制的环形计数器
图P5.18是由二进制优先权编码器CT74LS147（真值表参见表P5.18)和同步十进制加法计数器CT74160
3、设计一个12进制计数器，需要几片74LS107？
1、74LS161是一个十进制计数器。
7、74LS161构成N进制的方法只有置数法。
2、需要设计的计数器的模M为素数，多片模为N的计数器进行扩展，可以采用的置数的方式是（）。
