在VHDL中,可以用语句()表示检测clock下降沿。

A . clock’event B . clock’eventandclock=’1’ C . clock=’0’ D . clock’eventandclock=’0’

时间:2022-09-24 18:02:42 所属题库:EDA技术题库

相似题目