由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0,0，已知输入信号A和脉冲信号(，的波形，如图b)所示，当第二个CP脉冲作用后，Q1、Q2将变为（）https://assets.asklib.com/psource/201408181109457116.png
由两个主从型JK触发器组成的逻辑电路如图所示，设Q 1 、Q 2 的初始态是00。已知输入信号A和脉冲信号cp的波形如图所示，当第二个cp脉冲作用时Q 1 Q 2 将变为（）。 https://assets.asklib.com/psource/2016071816395312701.jpg
JK边沿触发器，J=0，K=1（含其余情况），经过一个时钟脉冲后，则Qn+1为（）
由两个主从型JK触发器组成的逻辑电路，如图a）所示。设Q 1 、Q 2 的初始态是00，已知输入信号A和脉冲信号CP的波形，如图b）所示。当第二个CP脉冲作用后，Q 1 Q 2 将变为（） https://assets.asklib.com/psource/2015102909132239520.jpg https://assets.asklib.com/psource/2015102909132388517.jpg
将JK触发器的J、K端连接起来（如图7.5-9所示），若CP脉冲信号、置位端、复位端和数据X端信号如图所示，则输出Q的波形为（）。https://assets.asklib.com/psource/2015110110080480021.jpg
在时钟脉冲控制下，JK触发器输入端J=0、K=0时，触发器状态为（）；J=1、K=0时，触发器状态为（）；J=l、K=1时，触发器状态随CP脉冲的到来而（）。
无论J－K触发器原来状态如何，当输入端J＝1、K＝0时，在时钟脉冲作用下，其输出端Q的状态为（）。
由两个主从型JK触发器组成的逻辑电路如图a）所示，设Q1、Q2的初始态是0、0，已知输入信号A和脉冲信号CP的波形，如图b）所示，当第二个CP脉冲作用后，Q1、Q2将变为：（）https://assets.asklib.com/psource/2015110414382251383.png
在时钟脉冲的控制下，JK触发器根据输入信号J、K的不同情况，具有（）、（）、（）和（）功能。
已知JK触发器工作时，J≠K，则在CP上的脉冲作用后，触发器输出Q的状态为（）
当 JK 触发器的输入端 J=K=1 时，可以实现以下（ ）功能。
JK触发器中，若J= ,K= ,则计数功能。
JK触发器的输入J=K=1，当CP脉冲输入频率为50kHz的方波时，Q端输出脉冲的频率为（ ）。
同步JK触发器在时钟脉冲CP=1期间，J。K输入信号发生变化时，对输出Q的状态不会有影响。（)
已知下降沿有效的边沿JK触发器CP、J、K及异步置1端 、异步置0端的波形如图10.3所示,试画出Q的波形
试用JK触发器设计一个三相六拍脉冲分配器.分配器的输出波形如图5-56所示.
JK触发器只要J，K端同时为1，则一定引起状态翻转。（)
将JK触发器的J、K端连接起来（如图所示），若脉冲信号、置位端、复位端和数据X端信号如图所示，则输出Q的波形为（）。
当主从型 JK触发器的C.J,K端分别加上如图21.33所示的波形时,试画出Q端的输出波形。
若JK触发器的现态为0，欲在CP作用后变为状态1，则J、K的值可以是（）。
36、边沿JK触发器在输入J=K=1时，如果CP信号的频率为32 kHz，则Q端输出脉冲的频率为16 kHz。
3、对于JK触发器，输入J=0、K=1，CP脉冲作用后，触发器的Q应为（）
对于JK触发器,若J=K=1,则可实现（）触发器的逻辑功能
试用T触发器（将JK触发器的J、K端连接在一起)设计一个模5可逆计数器。
