由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0,0，已知输入信号A和脉冲信号(，的波形，如图b)所示，当第二个CP脉冲作用后，Q1、Q2将变为（）https://assets.asklib.com/psource/201408181109457116.png
对于上升沿触发的JK触发器，假设其原来所处的状态Q＝0。现J＝0，K＝0，当时钟CP由0变为1时，触发器的状态Q变为（）。
由两个主从型JK触发器组成的逻辑电路如图所示，设Q 1 、Q 2 的初始态是00。已知输入信号A和脉冲信号cp的波形如图所示，当第二个cp脉冲作用时Q 1 Q 2 将变为（）。 https://assets.asklib.com/psource/2016071816395312701.jpg
JK边沿触发器，J=0，K=1（含其余情况），经过一个时钟脉冲后，则Qn+1为（）
由两个主从型JK触发器组成的逻辑电路，如图a）所示。设Q 1 、Q 2 的初始态是00，已知输入信号A和脉冲信号CP的波形，如图b）所示。当第二个CP脉冲作用后，Q 1 Q 2 将变为（） https://assets.asklib.com/psource/2015102909132239520.jpg https://assets.asklib.com/psource/2015102909132388517.jpg
将JK触发器的J、K端连接起来（如图7.5-9所示），若CP脉冲信号、置位端、复位端和数据X端信号如图所示，则输出Q的波形为（）。https://assets.asklib.com/psource/2015110110080480021.jpg
JK触发器在J=K=1时，其功能为（）。
将JK触发器的J、K端连接起来（如图所示），若脉冲信号、置位端、复位端和数据X端信号如图所示，则输出Q的波形为（）。https://assets.asklib.com/psource/2015110110573999614.jpg
在时钟脉冲控制下，JK触发器输入端J=0、K=0时，触发器状态为（）；J=1、K=0时，触发器状态为（）；J=l、K=1时，触发器状态随CP脉冲的到来而（）。
无论J－K触发器原来状态如何，当输入端J＝1、K＝0时，在时钟脉冲作用下，其输出端Q的状态为（）。
由两个主从型JK触发器组成的逻辑电路如图a）所示，设Q1、Q2的初始态是0、0，已知输入信号A和脉冲信号CP的波形，如图b）所示，当第二个CP脉冲作用后，Q1、Q2将变为：（）https://assets.asklib.com/psource/2015110414382251383.png
JK触发器组成计数器时，J，K=（）
在时钟脉冲的控制下，JK触发器根据输入信号J、K的不同情况，具有（）、（）、（）和（）功能。
JK触发器当J值为1，K值为0时，触发器（）。
JK触发器，当J=K=0时，触发器处于（ ）状态;J=0，K=1时，触发器状态为（ ）；J=1时，触发器状态为（ ），J=K=1时，触发器状态为（ ）。
JK触发器的输入J=K=1，当CP脉冲输入频率为50kHz的方波时，Q端输出脉冲的频率为（ ）。
同步JK触发器在时钟脉冲CP=1期间，J。K输入信号发生变化时，对输出Q的状态不会有影响。（)
18、对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（）
当J＝K＝1时，JK触发器具有了保持功能（）
已知下降沿有效的边沿JK触发器CP、J、K及异步置1端 、异步置0端的波形如图10.3所示,试画出Q的波形
将JK触发器的J、K端连接起来（如图所示），若脉冲信号、置位端、复位端和数据X端信号如图所示，则输出Q的波形为（）。
若JK触发器的现态为0，欲在CP作用后变为状态1，则J、K的值可以是（）。
36、边沿JK触发器在输入J=K=1时，如果CP信号的频率为32 kHz，则Q端输出脉冲的频率为16 kHz。
3、对于JK触发器，输入J=0、K=1，CP脉冲作用后，触发器的Q应为（）
