D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲cp的作用下，输出Q为（）。https://assets.asklib.com/psource/2016071816385988550.jpg
由两个主从型JK触发器组成的逻辑电路如图所示，设Q 1 、Q 2 的初始态是00。已知输入信号A和脉冲信号cp的波形如图所示，当第二个cp脉冲作用时Q 1 Q 2 将变为（）。 https://assets.asklib.com/psource/2016071816395312701.jpg
已知逻辑电路如图所示，当X=0时，脉冲CP到来后，D触发器（）。https://assets.asklib.com/psource/2015110110405837679.jpg
（2010）D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲CP的作用下，输出Q为：（）https://assets.asklib.com/psource/2015110414275677522.png
D触发器组成的电路如图a）所示。设Q 1 、Q 2 的初始态是0、0，已知CP脉冲波型。Q 2 的波形是图b）中哪个图形（）？ https://assets.asklib.com/psource/2015102716220427412.jpg https://assets.asklib.com/psource/201510271622107998.jpg
由D触发器转换成的T触发器其输出状态是在CP脉冲的（）时变化。
由两个主从型JK触发器组成的逻辑电路，如图a）所示。设Q 1 、Q 2 的初始态是00，已知输入信号A和脉冲信号CP的波形，如图b）所示。当第二个CP脉冲作用后，Q 1 Q 2 将变为（） https://assets.asklib.com/psource/2015102909132239520.jpg https://assets.asklib.com/psource/2015102909132388517.jpg
用3个D触发器组成的电路如图7-69所示，触发器F0的输入端接+5V表明D0=1，那么，在第1个CP脉冲和第2个脉冲的上升沿过后Q2Q1Q0分别是（）。
对于上升沿触发的D触发器，若D＝0，当时钟CP由0变为1时，触发器的状态Q为（）。
D触发器在CP端脉冲作用后，其输出Qn+1=D。
D触发器在D=1时，输入一个CP脉冲，其逻辑功能是（）。
如果把D触发器的输出Q反馈连接到输入D，则输出Q的脉冲波形的频率为CP脉冲频率f的（）。
在CP有效的情况下，当输入端D=0时，则D触发器的输出端Qn+1=（）
23、下降沿触发的D触发器，其输出（Q的非）与输入D连接，触发器初始状态为0，在CP脉冲作用下，输出Q的波形为下图中的波形（ ）。A (A) B (B) C (C)41d409de6404406bcc02c7dda56dd8ff.png
27、在下图中，触发器的初态Q1Q0＝01，则在第一个CP脉冲作用后，输出Q1Q0为（）。A 00 B 01 C 10 D 1170c3438bccfa7783b2ec0913c6838fab.png
同步D触发器在CP=1期间，当D端输入信号变化时，对输出Q端没有影响。（ ）
在 CP 脉冲作用下,只具有置 0 、置 1 和保持功能的触发器是（）触发器。 A . JK 触发器 B . T 触发器 C . T / 触发器 D . RS 触发器A．A
D触发器的输入D＝1，在时钟脉冲作用下，输出端Q（）。
在 CP 脉冲作用下,只具有置 0 、置 1 和保持功能的触发器是（）触发器。 A . JK 触发器 B . T 触发器 C . T / 触发器 D . RS 触发器
40、对于有异步置位端的D 触发器，当异步置位信号无效时，在CP 信号的作用下，才能响应D 端的输入。
4、当D=0时，在时钟脉冲CP的上升沿到来时，使触发器的状态变为0
3、对于JK触发器，输入J=0、K=1，CP脉冲作用后，触发器的Q应为（）
上升沿触发的边沿D触发器在输入D=1时,输入时钟脉冲CP上升沿后,触发器翻到1状态（）
当D=0时，在时钟脉冲CP的上升沿到来时，使触发器的状态变为0.
