要使JK触发器的输出Q从1变成0，它的输入信号JK应为（）；
JK触发电路中，当J=0、K=1、Q=0时，触发器的状态（）
对于上升沿触发的D触发器，若D＝0，当时钟CP由0变为1时，触发器的状态Q为（）。
主从JK触发器在（）状态下，触发器翻转，Q由U变为I。
对于下降沿触发的异步二进制加法计数器，高位触发器的（）端应与低位的Q端相连。
主从JK触发器Q的状态是在时钟脉冲CP（）发生变化。
无论J－K触发器原来状态如何，当输入端J＝1、K＝0时，在时钟脉冲作用下，其输出端Q的状态为（）。
已知JK触发器工作时，J≠K，则在CP上的脉冲作用后，触发器输出Q的状态为（）
23、下降沿触发的D触发器，其输出（Q的非）与输入D连接，触发器初始状态为0，在CP脉冲作用下，输出Q的波形为下图中的波形（ ）。A (A) B (B) C (C)41d409de6404406bcc02c7dda56dd8ff.png
主从JK触发器是在下降沿采样，在上降沿输出。（ ）
上升沿触发器在时钟脉冲CP=1期间，输出状态随信号变化。
3 、假设 JK 触发器的现态 Q n = 0 ，要求 Q n +1 = 0 ，则应使 。 A ． J= ×， K = 0 B ． J= 0 ， K= × C ． J= 1 ， K= × D ． J=K= 1
同步JK触发器在时钟脉冲CP=1期间，J。K输入信号发生变化时，对输出Q的状态不会有影响。（)
已知某同步时序电路含有两个上升沿触发的D触发器，其激励方程组为
已知下降沿有效的边沿JK触发器CP、J、K及异步置1端 、异步置0端的波形如图10.3所示,试画出Q的波形
在图5.17.1所示的主从结构JK触发器中，已知CLK和输入信号T的电压波形如图所示，试画出触发器输出端Q和Q&39;的电压波形。设触发器的起始状态为Q=0。
JK触发器中，当J=1、K=1、Q=1时，触发器的状态为置1。（）
对于JK触发器，当JK为时，触发器处于置0状态（）
沿JK触发器的（)信号不允许有冒险现象。
4、当D=0时，在时钟脉冲CP的上升沿到来时，使触发器的状态变为0
3、对于JK触发器，输入J=0、K=1，CP脉冲作用后，触发器的Q应为（）
画出图题5－10所示的JK触发器输出端Q端的波形，CLK的波形如图所示。（设Q初始状态为0)
上升沿触发的边沿D触发器在输入D=1时,输入时钟脉冲CP上升沿后,触发器翻到1状态（）
11、锁存器对脉冲电平敏感，在特定输入脉冲电平（高电平或低电平）作用下随输入改变状态； 触发器对脉冲边沿敏感，在时间脉冲的上升沿或下降沿变化瞬间改变状态。 （考察锁存器和触发器的区别）
