.对于一阶环节，当输入信号X（t）=A时，输出信号Y（t）实际上沿其指数曲线上升，当Y（t）达到稳定值的（）处，所经历的时间其数值恰好为时间常数T。
将T＇触发器一级一级地串联起来，就可以组成一个异步二进制加法计数器。
对于一阶环节，当输入信号X（t）=A时，输出信号Y（t）若以（）的速度恒速上升，当达到稳态值Y（∞）＝KA时所用的时间就是时间常数T。
将Tˊ触发器一级一级地串联起来，就可以组成一个异步二进制加法计数器。
T触发器具有（）和计数功能。
关于一阶环节的时间常数T，当输入信号X（t）=A时，输出信号Y（t）实际上沿其指数曲线上升，那么关于时间常数T的测定，下面叙述正确的是（）。
当移位寄存器的时钟周期为T时，经过16级触发器后，移位寄存器的输出数据与输入数据有（）。
对于T触发器，若原态Q=0，欲使新态Q*=1，应使输入T=（ ）。
一个输入激励高有效的T触发器，在 T=1 时，出现时钟脉冲工作点，则触发器（ ）。
对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T= 。
对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T=()
回答下列问题（1)用7个T'触发器连接成异步二进制计数器,输入时钟脉冲的频率f=512kHz,求此计数器最高位触发器输出的脉冲频率.（2)若需要每输入1024个脉冲,分频器能输出一个脉冲,则此分频器需要多少个触发界连接而成？
简单增量调制时,若输入信号为m（t).量化问隔为0,抽样周期为T<sub>m</sub>试问不发生斜率过我的条件是什么？
描述某连续系统的微分方程为y"（t)＋2y&39;（t)＋y（t)=f&39;（t)＋2f（t)。求当输入信号为f（t)=5e－2tε（t)时，
在图5.17.1所示的主从结构JK触发器中，已知CLK和输入信号T的电压波形如图所示，试画出触发器输出端Q和Q&39;的电压波形。设触发器的起始状态为Q=0。
已知某线性时不变系统，f（t)为输入，y（t)为输出，系统的单位冲激响应 h（t)=e^−t·ξ（t)/2。若输入信号
已知控制系统结构图如图所示，求输入r（t)=3×1（t)时系统的输出c（t)。
7.1 如图所示为一个四位倒T型电阻网络DAC（按同样结构可将它扩展到任意位），它由数据锁存器（图中未画）、模拟电子开关（S）、倒T型电阻网络、运算放大器（A）及基准电压UREF组成。 模拟电子开关S3、S2、S1、S0分别受数据锁存器输出的数字信号D3、D2、D1、D0控制。当某位数字信号为1时，相应的模拟电子开关接至运算放大器的反相输入端（虚地）；若为0则接同相输入端（接地）。开关S3～S0是在运算放大器求和点（虚地）与地之间转换，因此不管数字信号D如何变化，流过每条支路的电流始终不变，从参考电压UR输入的总电流也是固定不变的。 U0为输出电压。 请根据电学原理, 推导出U0关于UR、R和数字信号D3、D2、D1、D0的表达式。
若要实现一个可暂停的一位二进制计数器，控制信号A=0计数，A=1保持，可选用T触发器，且令T=A。
对于T触发器，若原态Q^n=0,欲使新态Q^（n+1)=1,应使输入T=（）。
5、用T及T’触发器均可构成同步计数器，但 触发器更为方便。
某典型环节传递函数为1/2s,输入为阶跃信号1（t)时,则当时间t=2s时,系统输出c（t)=（）
用T触发器作为存储元件，设计一个脉冲异步时序电路。该电路有两个输入X<sub>1</sub>和X<sub>2</sub>，一个输出Z，当输入序列为“X<sub>1</sub>-X<sub>1</sub>-X<sub>2</sub>”时，在输出端Z产生一个脉冲，平时Z输出为0。
试用T触发器（将JK触发器的J、K端连接在一起)设计一个模5可逆计数器。
