触发器是个具有记忆能力的元器件，它的输出不仅与当前时刻的输入状态有关，而且还与触发器前一时刻的状态有关
触发器的两个输出端输出状态必须（）
已知一个RS触发器，R、S、C端的信号如图所示，输出端Q的波形中正确的是（）。（设触发器初始状态为“0”）https://assets.asklib.com/psource/2016071816432657789.jpg
同步JK触发器输出的状态，触发器置1为（）
由D触发器转换成的T触发器其输出状态是在CP脉冲的（）时变化。
D触发器在CP端脉冲作用后，其输出Qn+1=D。
基本R-S触发器的输出状态有（）四种。
如果把D触发器的输出Q反馈连接到输入D，则输出Q的脉冲波形的频率为CP脉冲频率f的（）。
在CP有效的情况下，当输入端D=0时，则D触发器的输出端Qn+1=（）
仲裁电路输出的高电平作用到故障判决逻辑电路的D触发器的D端，当延迟锁定信号到来，D触发器的输出作为（）信号送到模拟选择开关，由模拟选择开关给出切换电平。
23、下降沿触发的D触发器，其输出（Q的非）与输入D连接，触发器初始状态为0，在CP脉冲作用下，输出Q的波形为下图中的波形（ ）。A (A) B (B) C (C)41d409de6404406bcc02c7dda56dd8ff.png
电平触发的D触发器,在CLK有效电平期间输出与输入的状态保持相同。
触发器的输出状态完全由输入信号决定。
D触发电路中,当D=0时,触发器的状态( )。
画出图5-3-2电路中触发器输出端Q的电压波形。输入信号A、B的波形如图5-3-3中所示。触发器的初始状态为Q=0。
D触发器的输入D＝1，在时钟脉冲作用下，输出端Q（）。
画出图题5－5所示的边沿触发D触发器输出端Q端的波形，输入端D与CLK的波形如图所示。（设Q初始状态
用D触发器及适当门电路设计一个1101序列信号检测电路，该电路有一个输入端X和一个输出端Z。规定若检测到X连续输入1101时输出Z=1,否则Z为0。规定X输入的1101序列中最后一个1不可以当作下一个序列的第一个1信号。要求用米里型电路设计并状态最简。
画出图题5－6所示的边沿D触发器输出Q端的波形，CLK的波形如图所示。（设Q初始状态为0)
在图5.17.1所示的主从结构JK触发器中，已知CLK和输入信号T的电压波形如图所示，试画出触发器输出端Q和Q&39;的电压波形。设触发器的起始状态为Q=0。
2、数字去抖动电路中，当信号被串入电路后，能在输出端输出脉冲信号的条件是，必须在4个D触发器的输出端Q同时为（），最终才能输出高电平。
试画出图P4.8所示电路中输出端B的波形（触发器起始状态为0).A是输入端,比较A和B的波形,说明此电
单稳态触发器的输出状态有。（5821）（）
触发器与门电路一样，输出状态仅取决于触发器的即时输入状态（）
