将T＇触发器一级一级地串联起来，就可以组成一个异步二进制加法计数器。
1个10进制计数器同时也是一个（）。
将Tˊ触发器一级一级地串联起来，就可以组成一个异步二进制加法计数器。
目前广泛使用由一个四位二进制计数器组成一位十进制计数器，十进制数只能用“8421”码来编排。
把一个三进制计数器和一个四进制计数器串联起来可构成（）。
把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。
利用一个74LS90可以构成一个十二进制的计数器。
用一个二进制计数电路和一个五进制计数电路可构成（）计数电路
构成一个五进制的计数器至少需要 个触发器。
要利用两片集成计数器构成一个24进制计数器,可（)。
试用JK触发器设计一个可控计数器，当控制信号M=0时工作在五进制，当M=1时工作在六进制。
集成计数器40192是一个可预置数二一十进制可逆计数器（）
利用集成二进制计数器CT74163和必要的门电路,设计一个分频器.当输入X为1Hz方波时,输出Y为60Hz方波(占空比为1).要求采用模10计数器和模6计数器串联设计.画出整个电路的逻辑电路连接图,并做出每一个CT74163器件的状态转移图.CT74163的逻辑符号如图10.106所示.
一个五进制计数器个一个八进制计数器串联,可得到十三进制计数器（）
把一个五进制计数器与一个四进制计数器串联可得到()进制
试用同步十进制加法计数器74LS160设计一个四十八进制计数器.74LS160的功能表如表6-4.
2、用JK触发器设计一个五进制同步计数器，Q2Q1Q0状态转换关系参见附件。 要有设计过程，提供状态表、状态分配、激励函数和输出函数、自启动和逻辑图。
若要实现一个可暂停的一位二进制计数器，控制信号A=0计数，A=1保持，可选用T触发器，且令T=A。
欲设计一个二十四进制计数器，至少需用触发器（）
把一个五进制计数器与一个四进制计数器串联可得到5进制计数器。（）
用同步十六进制计数器74163设计一个可变进制计数器，要求在控制信号M=0时为十进制，而在M=1时为十二进制。可以附加必要的门电路。请标明计数输入端与进位输出端。
8、把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（）
6、一个四位二进制减法计数器的起始值为1001，经过100个时钟脉冲作用之后的值为 。
三个JK触发器可以构成一个五进制计数器。
