一片集成二—十进制计数器74L160可构成（）进制计数器。
利用集成计数器芯片的预置数功能可获得任意进制的计数器。
把一个三进制计数器和一个四进制计数器串联起来可构成（）。
两片集成计数器74LS192，最多可构成（）进制计数器。
构成一个六进制计数器最少要采用（）位触发器，这时构成的电路有6个有效状态，2个无效状态。
利用中规模集成计数器构成任意进制计数器的方法是（）
74LS161是一个（）个管脚的集成计数器，用它构成任意进制的计数器时，通常可采用（）和反馈预置法。
利用一个74LS90可以构成一个十二进制的计数器。
用一个二进制计数电路和一个五进制计数电路可构成（）计数电路
二进制加法计数器从0计数到十进制24时，需要5个触发器构成，有7个无效状态。
下图为两片74LS161构成的 （填数字）进制计数器。b7326f3cf05aac443e8be1fdddabce0e.png
两个十进制计数器串行连接可构成一百进制计数器。（)
利用集成计数器的同步清零功能构成N进制计数器时，应该先写出二进制代码的数是（）。
集成计数器40192是一个可预置数二一十进制可逆计数器（）
利用集成二进制计数器CT74163和必要的门电路,设计一个分频器.当输入X为1Hz方波时,输出Y为60Hz方波(占空比为1).要求采用模10计数器和模6计数器串联设计.画出整个电路的逻辑电路连接图,并做出每一个CT74163器件的状态转移图.CT74163的逻辑符号如图10.106所示.
一片集成二–十进制计数器74LS90可构成进制计数器（）
要构成一个三进制计数器，需要使用（）个无效状态
试用两片4位二进制同步加法计数器CT74161及少量门电路构成100进制计数器.
利用N进制计数器构成M（N＞M）进制计数器，异步置0法用于产生或置0信号的状态是（）。
1、两片74LS161计数器级联后最大可组成（）进制计数器
图10.66所示为四位二进制加法计数器,其功能表见表10.16所示.试将两片CT74161采用同步级联方式及总体反馈归零法设计成一个23进制计数器,要求写出设计过程并画出连接图.
若要实现一个可暂停的一位二进制计数器，控制信号A=0计数，A=1保持，可选用T触发器，且令T=A。
利用中规模集成计数器构成任意进制计数器的方法有哪些？（）
1、设计一个24进制计数器需要（）个触发器。
