一个基本的R5触发器，R为复位端，S为置位端，它们均为低电平有效。若R=1，S=0，则该触发器Q端的状态是（）。
当74LS94的Q0经非门的输出与SL相连时，电路实现的功能为（）
在如图7-74所示的RS触发器，设Q的初始状态为1，当输入X信号后，输出Q为（）。https://assets.asklib.com/psource/2015110111562912490.jpg
当74LS94的Q0经非门的输出与SL相连时，电路实现的功能为（）。
74LS47是输出低电平有效的7段字形译码器，与其相配合使用的LED数码管应为共阴接法。
TTL门电路在高电平输入时，其输入电流很小，74LS系列每个输入端的输入电流在40uA以下。
一个同步RS触发器，R为复位端，S为置位端，它们均为低电平有效，若CP=0，R=1，S=0，则该触发器Q端的状态（）
8线—3线优先编码器74LS148的优先编码顺序是，输出为。输入输出均为低电平有效。当输入为11010101时，输出为 。ca1413e26591b7006aca88f344071585.jpgcdce56a59eaf99d719faa35ecf762e7e.jpg8b4062eedddbeda9989a3df4739a30f3.jpg2481ff67c3bf3a189cdea62ce791b467.jpg
8线-3线优先编码器74LS148，低电平输入有效，反码输出。当对编码时，输出为（ ）。b230cfd4de1fdfce78bde3187b53eaa5.jpg22368d9050059772190d03c68cbb539d.jpg
74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 应为（ ）。3bef2d27ccf3b558c643a23531e4516b.gif
一个基本的RS触发器，R为复位端，S为置位端，它们均为低电平有效。若R＝1，S＝0，则该触发器Q端的状态是（）
译码器有N个输入信号和M个输出信号，若为全译码器，则N与M的关系是。3-8译码器74LS138译码输出低电平有效，若输入为A，则输出为。
用CT74LS161设计，置位型9进制计数器。置位输入端D<sub>3</sub>D<sub>2</sub>D<sub>1</sub>D<sub>0</sub>需置入()。
当74LS373使能端G为_________，输出允许端OE为_________时，则输出Q=D。
画出图题5－5所示的边沿触发D触发器输出端Q端的波形，输入端D与CLK的波形如图所示。（设Q初始状态
画出图题5－6所示的边沿D触发器输出Q端的波形，CLK的波形如图所示。（设Q初始状态为0)
2、已知74LS138译码器的输入三个使能端（G1=1，G2AN = G2BN=0）时，输入端CBA=011，则输出Y7 ～Y0是（)
要使3:8线译码器（74LS138)能正常工作,使能控制端的电平信号应是（).A.100B.111C.011D.000
串行口的方式0外接74ls165可以扩展并行输出口。（)
图P3.20电路中的门电路G<sub>0</sub>~G<sub>n</sub>均为74LS02或非门，它们的输入、输出电气参数与表3.4.1给出的74LS00的参数相同。在保证G<sub>0</sub>输出电平满足V<sub>OH</sub>≥3.4V、V<sub>OL</sub>≤0.5V的情况下，试求G<sub>0</sub>最多能驱动多少个同样的门电路。
2、设计一个4位自然二进制码（ABCD）判奇电路，当输入ABCD中1的个数为奇数时，输出为1，否则为0。用数据选择器74LS151实现电路功能。
当74LS148的输入端—按顺序输入11011101时，输出—为（）。
74LS138译码器如果控制端E3为低无效，则输出Y0*～Y7*至少有一个为低有效。（)
1、设计011序列检测器，要求使用Mealy电路，使用边沿D触发器，输出高电平有效。
