由两个主从型JK触发器组成的逻辑电路如图a)所示,设Q1、Q2的初始态是0,0,已知输入信号A和脉冲信号(,的波形,如图b)所示,当第二个CP脉冲作用后,Q1、Q2将变为()https://assets.asklib.com/psource/201408181109457116.png
如图7-72所示,时钟到来后,JK具有()功能。https://assets.asklib.com/psource/2015110111553962286.jpg
已知逻辑电路如图所示,当X=0时,脉冲CP到来后,D触发器()。https://assets.asklib.com/psource/2015110110405837679.jpg
JK边沿触发器,J=0,K=1(含其余情况),经过一个时钟脉冲后,则Qn+1为()
由JK触发器组成的应用电路如图所示,设触发器的初值都为0,经分析可知这是一个()。https://assets.asklib.com/psource/2016071816412037709.jpg
由两个主从型JK触发器组成的逻辑电路,如图a)所示。设Q 1 、Q 2 的初始态是00,已知输入信号A和脉冲信号CP的波形,如图b)所示。当第二个CP脉冲作用后,Q 1 Q 2 将变为() https://assets.asklib.com/psource/2015102909132239520.jpg https://assets.asklib.com/psource/2015102909132388517.jpg
将JK触发器的J、K端连接起来(如图7.5-9所示),若CP脉冲信号、置位端、复位端和数据X端信号如图所示,则输出Q的波形为()。https://assets.asklib.com/psource/2015110110080480021.jpg
逻辑电路如图所示,A="0"时,C脉冲来到后,JK触发器应:()https://assets.asklib.com/psource/201510271622545260.jpg
逻辑电路如图所示,A="0"时,C脉冲来到后,JK触发器应:()https://assets.asklib.com/psource/2015110414385377572.png
将JK触发器的J、K端连接起来(如图所示),若脉冲信号、置位端、复位端和数据X端信号如图所示,则输出Q的波形为()。https://assets.asklib.com/psource/2015110110573999614.jpg
在时钟脉冲控制下,JK触发器输入端J=0、K=0时,触发器状态为();J=1、K=0时,触发器状态为();J=l、K=1时,触发器状态随CP脉冲的到来而()。
(2010)由JK触发器组成的应用电器如图所示,设触发器的初值都为0,经分析可知是一个:()https://assets.asklib.com/psource/2015110414282443039.png
由两个主从型JK触发器组成的逻辑电路如图a)所示,设Q1、Q2的初始态是0、0,已知输入信号A和脉冲信号CP的波形,如图b)所示,当第二个CP脉冲作用后,Q1、Q2将变为:()https://assets.asklib.com/psource/2015110414382251383.png
在时钟脉冲的控制下,JK触发器根据输入信号J、K的不同情况,具有()、()、()和()功能。
当现态Q^n=0时,具有时钟条件后JK触发器的次态为()
已知下降沿有效的边沿JK触发器CP、J、K及异步置1端 、异步置0端的波形如图10.3所示,试画出Q的波形
试用JK触发器设计一个三相六拍脉冲分配器.分配器的输出波形如图5-56所示.
将JK触发器的J、K端连接起来(如图所示),若脉冲信号、置位端、复位端和数据X端信号如图所示,则输出Q的波形为()。
由JK触发器和PLA构成的时序逻辑电路如图所示,试分析其功能(写出驱动方程和状态方程,画出状态转换图,说明电
当主从型 JK触发器的C.J,K端分别加上如图21.33所示的波形时,试画出Q端的输出波形。
由负边沿JK,触发器F1和F0组成的时序逻辑电路如图4.21(a)(教材图4.18)所示。试求:(1)写出电路的
已知主从JK触发器的输入信号的波形如图4-11所示,设触发器的初始状态为0,试分析输出端的波形。
图(a)所示电路中,复位信号、数据输入及时钟脉冲信号如图(b)所示,经分析可知,在第一个和第二个时钟脉冲的下降沿过后,输出Q先后等于()
画出图题5-10所示的JK触发器输出端Q端的波形,CLK的波形如图所示。(设Q初始状态为0)