一异步三位二进制加法计数器，当第4个CP脉冲过后，计数器状态变为（）。
把一个三进制计数器和一个四进制计数器串联起来可构成（）。
构成一个六进制计数器最少要采用（）位触发器，这时构成的电路有6个有效状态，2个无效状态。
构成一个5进制计数器需要5个触发器。
一异步三位二进制加法计数器，当第8个CP脉冲过后，计数器状态变为（）。
构成一个7进制计数器需要3个触发器。
若要构成七进制计数器，最少用 个触发器，它有 个无效状态。
二进制加法计数器从0计数到十进制24时，需要5个触发器构成，有7个无效状态。
用触发器设计一个24进制的计数器，至少需要（ ）个触发器
构造一个6进制计数器需要（ ）个有效状态，（ ）个触发器
由四个触发器构成十二进制计数器,其无效状态有
若要构成十进制计数器，最少用（ ）个触发器，它有（ ）个无效状态
构成一个7进制计数器需要3个触发器
构成一个五进制的计数器至少需要 个触发器。
十二进制加法计数器需要（ ）个触发器构成。
要利用两片集成计数器构成一个24进制计数器,可（)。
1、构成模值为256的二进制计数器,需要（)个触发器。
一个五进制计数器个一个八进制计数器串联,可得到十三进制计数器（）
使用1片74LS169计数器和1个3输入或门构成十进制加法计数器。4个预置值输入端都不和输出端直接相连。问改变这个或门跟输出端的连接以及DCBA预置值，共有几种方式可构成十进制加计数器？画出各自的连接图，并写出相应的状态转移关系。
一个触发器可以代表1位二进制数，要组成n2进制计数器需要（）个触发器。
1、设计一个24进制计数器需要（）个触发器。
10、构成1个十进制计数器至少需要（）个触发器。
一个3位二进制加法计数器其初始状态为000，输入第4个脉冲后，其状态为111。
一异步三位二进制加法计数器，当第8个CP脉冲过后，计数器状态变为o（）
