T触发器的输出状态是在CP脉冲的（）到来时改变。
对于低电平动作（低电平触发）的开关而言，下列（）不是在输入口上连接一个上拉电阻到VCC的目的？
基本RS触发器用（）构成，这个电路是以高电平作为输入信号的。
由D触发器转换成的T触发器其输出状态是在CP脉冲的（）时变化。
将JK触发器两输入端接高电平，则状态方程为。
主从JK触发器Q的状态是在时钟脉冲CP（）发生变化。
边沿触发器具有共同的动作特点，即触发器的次态仅取决于CP（）时的输入逻辑状态。
D触发器在D=1时，输入一个CP脉冲，其逻辑功能是（）。
按各触发器的状态转换与时钟输入CP的关系分类，计数器可为（）计数器。
如果触发器的次态仅取决于CP（）时输入信号的状态，就可以克服空翻。
在CP有效的情况下，当输入端D=0时，则D触发器的输出端Qn+1=（）
一个同步RS触发器，R为复位端，S为置位端，它们均为低电平有效，若CP=0，R=1，S=0，则该触发器Q端的状态（）
电平触发的D触发器,在CLK有效电平期间输出与输入的状态保持相同。
要使电平出发D触发器置1，必须使D= 1， CP= 。
JK触发器的输入J=K=1，当CP脉冲输入频率为50kHz的方波时，Q端输出脉冲的频率为（ ）。
在CP有效期间，若同步触发器的输入信号发生多次变化时，其输出状态也会相应产生多次变化，这种现象称为 。
18、对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（）
集成触发器常用的逻辑符号中要注意异步清零端（以及异步置位端)是低电平有效还是有效;时钟端是电平触发还是（)（电平触发是低电平有效还是高电平;（)是上升沿有效还是下降沿有效)。主从触发器输出端有符号标示!异步清零以及异步置位优先级（)。
JK触发器在J、K同时输入高电平时，触发器处于（）。
2、电平触发的触发器的缺点是在cp有效的全部时间里，输入信号都能直接作用于输出，引起输出状态的变化。
1、用与非门构成的基本RS触发器处于1状态时，其输入信号/R/S应为（)，“/R”和”/S“表示低电平有效
3、对于JK触发器，输入J=0、K=1，CP脉冲作用后，触发器的Q应为（）
上升沿触发的边沿D触发器在输入D=1时,输入时钟脉冲CP上升沿后,触发器翻到1状态（）
11、锁存器对脉冲电平敏感，在特定输入脉冲电平（高电平或低电平）作用下随输入改变状态； 触发器对脉冲边沿敏感，在时间脉冲的上升沿或下降沿变化瞬间改变状态。 （考察锁存器和触发器的区别）
