时序逻辑电路的计数器取相应进制数少一经相应门电路送到（）端。
用一个二进制计数电路和一个五进制计数电路可构成（）计数电路
时序逻辑电路的计数器直接取相应进制数经相应门电路送到（）端。
CD4017在电扇调速器电路中，常构成（）进制计数器。
下图中74HC138为三线-八线译码器，74HC161为十六进制计数器，74HC153为4选1数据选择器。当MN为01时，计数器74HC161输出构成的是十五进制的计数器
某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。ff767b935fe9cb042b278dd6acf6c488.png
下图为两片74LS161构成的 （填数字）进制计数器。b7326f3cf05aac443e8be1fdddabce0e.png
下图所示为2个4位二进制数相加的串接全加器逻辑电路图，运算后的COS3S2S1S0结果是 。937ba45975ae38275cf83b69bce69424.png
用二进制计数器74LS161组成的计数器电路如图所示，该电路为（ ）。A十六进制计数器 B 十二进制计数器 C 十一进制计数器818ef05dedf7f07b2db3a887461218eb.png
74LS160为十进制计数器，其置数端为同步置数，清零端为异步清零，则下图所示电路，是 进制计数器。若将图中与非门G的输出改接至Cr端，而令LD=1，电路变为 进制。2bbf0497db5c768b69a5cf1a8021923d.png
下图所示的电路是（ ），属于集成运算放大器的（ ）应用。
3、74LS161连接的计数电路电路如图所示，计数电路的循环状态（ ），该电路是（ ）进制计数器。aa8778d8797233c813a5f6ad607b4112.png
利用集成二进制计数器CT74163和必要的门电路,设计一个分频器.当输入X为1Hz方波时,输出Y为60Hz方波(占空比为1).要求采用模10计数器和模6计数器串联设计.画出整个电路的逻辑电路连接图,并做出每一个CT74163器件的状态转移图.CT74163的逻辑符号如图10.106所示.
图P11.5所示电路是用CB7520和同步十六进制计数器74LS161组成的波形发生器电路.已知CB7520的,试
试用两片4位二进制同步加法计数器CT74161及少量门电路构成100进制计数器.
设计一个可变进制的同步计数器。它有一个控制端M：当M为0时，实现7进制计数器；M为1时，实现5进制计数器。请用D触发器和门路电路(门电路类型不限)实现，画出最简逻辑图，并验证能否自启动(若不能自启动，不必修改成自启动电路)。
图7．3．30所示电路是由MSI二进制优先编码器74148和计数器74160组成的可控分频器。试分析当输入控制信号A0～A7分别为低电平时电路的分频比。
用4位二进制加法计数器74161构成的计数器电路如图所示，则对该计数器应用电路功能描述正确的是（）。<img src='https://img2.soutiyun.com/shangxueba/ask/17016001-17019000/17017084/4de6bc8-chaoxing2016-441551.png' />
图10.66所示为四位二进制加法计数器,其功能表见表10.16所示.试将两片CT74161采用同步级联方式及总体反馈归零法设计成一个23进制计数器,要求写出设计过程并画出连接图.
图P6.19是用两个同步十六进制计数器74163接成的计数电路。试分析整个电路是几进制计数电路。
图5-46所示电路为一可变进制计数器.试回答:4个JK触发器构成什么功能电路:MN分别为00、01、10、11时,可组成哪几种进制计数器.
下图所示的电路是（）应用
用同步十六进制计数器74163设计一个可变进制计数器，要求在控制信号M=0时为十进制，而在M=1时为十二进制。可以附加必要的门电路。请标明计数输入端与进位输出端。
下列不属于时序逻辑电路计数器进制的为（）
