构成一个六进制计数器最少要采用（）位触发器，这时构成的电路有6个有效状态，2个无效状态。
构成一个7进制计数器需要3个触发器。
N个触发器可以构成最大计数长度（进制数）为 的计数器。
若要构成七进制计数器，最少用 个触发器，它有 个无效状态。
二进制加法计数器从0计数到十进制24时，需要5个触发器构成，有7个无效状态。
用触发器设计一个24进制的计数器，至少需要（ ）个触发器
N个触发器可以构成最大计数长度（进制数）为（ ）的计数器
构造一个6进制计数器需要（ ）个有效状态，（ ）个触发器
由四个触发器构成十二进制计数器,其无效状态有
若要构成十进制计数器，最少用（ ）个触发器，它有（ ）个无效状态
构成一个7进制计数器需要3个触发器
构成一个五进制的计数器至少需要 个触发器。
十二进制加法计数器需要（ ）个触发器构成。
回答下列问题（1)用7个T'触发器连接成异步二进制计数器,输入时钟脉冲的频率f=512kHz,求此计数器最高位触发器输出的脉冲频率.（2)若需要每输入1024个脉冲,分频器能输出一个脉冲,则此分频器需要多少个触发界连接而成？
1、构成模值为256的二进制计数器,需要（)个触发器。
要构成一个三进制计数器，需要使用（）个无效状态
设计一个可变进制的同步计数器。它有一个控制端M：当M为0时，实现7进制计数器；M为1时，实现5进制计数器。请用D触发器和门路电路(门电路类型不限)实现，画出最简逻辑图，并验证能否自启动(若不能自启动，不必修改成自启动电路)。
一个触发器可以代表1位二进制数，要组成n2进制计数器需要（）个触发器。
一个由 74LS192 , 74LS48 及共阴七段数码管构成的 10 进制计数、译码、显示电路,如果只显示 0 , 2 , 4 , 6 , 8 等 5 个数字,试分析可能是什么原因？
1、设计一个24进制计数器需要（）个触发器。
图5-46所示电路为一可变进制计数器.试回答:4个JK触发器构成什么功能电路:MN分别为00、01、10、11时,可组成哪几种进制计数器.
10、构成1个十进制计数器至少需要（）个触发器。
1、用二进制异步计数器从0做加法，计到十进制数15，则最少需要（）个触发器。 A. 4 B. 5 C.6 D.7 .
三个JK触发器可以构成一个五进制计数器。
