根据异步二进制加法计数器的触发规律，每输入（）个脉冲，第二位输出一个进位脉冲。
同步JK触发器输出的状态，触发器置1为（）
设计一个3进制计数器可用2个触发器实现。
已知Q3Q2Q1Q0是同步十进制计数器的触发器输出，若以Q3作进位，则其周期和脉冲宽度是（）。
设计一个同步模8计数器需要的触发器数目为( )。
用触发器设计一个24进制的计数器，至少需要（ ）个触发器
已知Q<sub>3</sub>Q<sub>2</sub>Q<sub>1</sub>Q<sub>0</sub>是同步十进制计数器的触发器输出，若以Q<sub>3</sub>作进位，则其周期和正脉冲宽度是( )
当用4个主从型JK触发器组成计数器时，它能记录的最大十进制数为（）。 a．8 b．15 c．16
试用JK触发器设计一个可控计数器，当控制信号M=0时工作在五进制，当M=1时工作在六进制。
用同步十六进制计数器74HC161设计一个可变进制的计数器。要求在控制信号M=0时，为十二进制，在M=1时为十进制。请标明计数输入端和进位输出端。74HC161的框图和功能表见图T2.6和表T2.6。
试用JK触发器设计一个三相六拍脉冲分配器.分配器的输出波形如图5-56所示.
设计一个可变进制的同步计数器。它有一个控制端M：当M为0时，实现7进制计数器；M为1时，实现5进制计数器。请用D触发器和门路电路(门电路类型不限)实现，画出最简逻辑图，并验证能否自启动(若不能自启动，不必修改成自启动电路)。
试用同步十进制加法计数器74LS160设计一个四十八进制计数器.74LS160的功能表如表6-4.
2、用JK触发器设计一个五进制同步计数器，Q2Q1Q0状态转换关系参见附件。 要有设计过程，提供状态表、状态分配、激励函数和输出函数、自启动和逻辑图。
用触发器和门电路设计一个同步七进制计数器，下面说法正确的是： A: 只能选用JK触发器 B: 选用JK触发器、D触发器都可以 C: 必须选用3个触发器 D: 必须选用4个触发器 E: 选用2个触发器就可以了 F: 所有的触发器必须用同一个时钟信号驱动 G: 只需要低位的触发器用时钟信号驱动
试用4个负边沿触发的JK触发器构成一个异步二进制加法计数器，要求画出逻辑图和输出波形。
欲设计一个二十四进制计数器，至少需用触发器（）
用JK触发器和门电路设计一个4位格雷码计数器,它的状态转换表如表P6.32所示.
1、设计一个24进制计数器需要（）个触发器。
1、试用JK触发器完成“111”序列检测器的设计。要有设计过程，提供状态化简、状态分配、激励函数和输出函数、自启动和逻辑图。
图5-46所示电路为一可变进制计数器.试回答:4个JK触发器构成什么功能电路:MN分别为00、01、10、11时,可组成哪几种进制计数器.
试用T触发器（将JK触发器的J、K端连接在一起)设计一个模5可逆计数器。
用同步十六进制计数器74163设计一个可变进制计数器，要求在控制信号M=0时为十进制，而在M=1时为十二进制。可以附加必要的门电路。请标明计数输入端与进位输出端。
三个JK触发器可以构成一个五进制计数器。
