74LS161是一个()个管脚的集成计数器,用它构成任意进制的计数器时,通常可采用()和反馈预置法。
利用一个74LS90可以构成一个十二进制的计数器。
用74LS161构成120进制的计数器,需要( )片能够实现。
下图中74HC138为三线-八线译码器,74HC161为十六进制计数器,74HC153为4选1数据选择器。当MN为01时,计数器74HC161输出构成的是十五进制的计数器
下图为两片74LS161构成的 (填数字)进制计数器。b7326f3cf05aac443e8be1fdddabce0e.png
用二进制计数器74LS161组成的计数器电路如图所示,该电路为( )。A十六进制计数器 B 十二进制计数器 C 十一进制计数器818ef05dedf7f07b2db3a887461218eb.png
3、74LS161连接的计数电路电路如图所示,计数电路的循环状态( ),该电路是( )进制计数器。aa8778d8797233c813a5f6ad607b4112.png
实验中实现十二进制计数器,采用的异步清零的方法,当出现00010010的状态时,就产生一个异步清零信号将两块74HC160清零,从而实现0~11共12个状态的十二进制计数器。()此题为判断题(对,错)。
用CT74LS161设计,置位型9进制计数器。置位输入端D<sub>3</sub>D<sub>2</sub>D<sub>1</sub>D<sub>0</sub>需置入()。
试用JK触发器设计一个同步七进制计数器,当计满时输出一个0.
图P11.5所示电路是用CB7520和同步十六进制计数器74LS161组成的波形发生器电路.已知CB7520的,试
设计一个可变进制的同步计数器。它有一个控制端M:当M为0时,实现7进制计数器;M为1时,实现5进制计数器。请用D触发器和门路电路(门电路类型不限)实现,画出最简逻辑图,并验证能否自启动(若不能自启动,不必修改成自启动电路)。
【计算题】31、用74LS161设计一个十进制计数器,要求分别用反馈清零法和反馈置数法实现,采用反馈置数法时,数据端的数据为0110。
试用同步十进制加法计数器74LS160设计一个四十八进制计数器.74LS160的功能表如表6-4.
1、两片74LS161计数器级联后最大可组成()进制计数器
2、用JK触发器设计一个五进制同步计数器,Q2Q1Q0状态转换关系参见附件。 要有设计过程,提供状态表、状态分配、激励函数和输出函数、自启动和逻辑图。
2、74LS192双时钟同步计数器(十进制),其中CO 是进位输出、BO是借位输出。
图10.66所示为四位二进制加法计数器,其功能表见表10.16所示.试将两片CT74161采用同步级联方式及总体反馈归零法设计成一个23进制计数器,要求写出设计过程并画出连接图.
图P5.18是由二进制优先权编码器CT74LS147(真值表参见表P5.18)和同步十进制加法计数器CT74160
3、设计一个12进制计数器,需要几片74LS107?
单选题:用 74LS161 芯片采用进位输出置最小数法构成八进制计数器,预置输入端 D3D2D1D0应为()。 A. 0111 B. 1001 C. 1000 D. 1010
1、74LS161是一个十进制计数器。
1、计数译码显示实验中,用同步置零法连线时,74LS161计数器预置数据输入端D~A正确的接线是 。
用同步十六进制计数器74163设计一个可变进制计数器,要求在控制信号M=0时为十进制,而在M=1时为十二进制。可以附加必要的门电路。请标明计数输入端与进位输出端。