在Excel中，符号“&”是文本运算符号
Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的_________和__________的语言。
_________是Verilog HDL的基本描述单位，一个复杂电路系统的Verilog HDL模型是由许多同样的________________构成。
7-24、在Raptor软件中，赋值操作的运算符是用___________符号？
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），它是以文本形式来描述数字系统硬件的结构和行为的语言。
关系运算中，比较两个值是否相等，应该用下面哪个符号呢？
11、在定点运算器中，为判断运算结果是否发生错误，无论采用双符号位还是单符号位，均需要设置___，它一般用异或门来实现
在Verilog HDL的设计模块中，一般用( )型变量来定义硬件电路中的各种物理连线。
用Verilog HDL设计同步清除的计数器时，在always语句的敏感参数表中( )。
在基于Verilog HDL的触发器的设计中，能够实现上升沿触发器关键字是( )。
用Verilog HDL的门类型关键字( )来描述异或门。
在Verilog HDL中，wire是一种线网型变量，reg是一种寄存器型变量。 （ ）
两个n+1位（含1位符号位)的原码在机器中作一位乘运算，共需做________次________操作，最多需做____
Verilog HDL中，always@(posedge clk)代表上升沿触发。
设机器数字长为n位（不包括符号位),画出补码加减交替法的运算器框图（图中必须反映补码加减交替法算法),要求:（1)寄存器和全加器均用方框表示;（2)指出每个寄存器的位数及寄存器中操作数的名称;（3)详细画出第5位全加器的输入逻辑电路（设第n位为最末位);（4)描述补码加减交替操作和上商操作。
操作符是Verilog HDL预定义的函数名字，操作符由( )个字符组成。
Verilog HDL的模块端口定义用来声明电路设计模块的( )端口。
在Verilog HDL中，语句“always@(negedge clk)”表示模块的事件是由clk的( )触发的。
在EXCEL操作中，数据运算与分析时，可采用下列哪项操作完成公式输入？（)
Verilog HDL中在always语句块中被赋值的信号，应该申明为______类型（）
在补码定点加减运算器中，无论采用单符号还是双符号为，必须有溢出判断电路，它一般用__实现（）
2、一个具有异步清零功能的D锁存器，其Verilog HDL描述为： module latch_reset_1（input clk, reset, input d, ouput reg q ); always @ （_____) begin if （reset) q ＜= 1'b0; else if （clk) q ＜= d; end endmodule 括号中的敏感条件应该为（）
11、Verilog的算术右移运算符是“____”。
如果要在verilog中屏蔽一行的话，需要引入以下哪个符号（）
